异构多核实现十倍嵌入式内存性能的三种方法

从理论上讲，异构多核设备可以配备针对给定用例可投入使用的，针对任何类型的操作进行了优化的计算块。用于视频处理的GPU，用于对象识别的神经网络处理器，用于运行OS的CPU等。与同类同类处理器相比，不同的适用内核为SoC提供了更大的灵活性，从而在更大的工作负载范围内提供了更高的性能和更低的功耗。

但是，当开始考虑基于边缘的AI，计算机视觉等应用程序的需求时，事实是，I / O和内存的限制与原始处理性能一样，甚至更多。

以下是嵌入式存储器体系结构为满足下一代异构多核处理器需求而不断发展的三种方法。

1、内核专用SRAM

如果您查看许多此类嵌入式处理器，它们过去一直都使用SRAM。现在，对于每个特定的单元，我们都有本地SRAM，可从DRAM获取数据，将其存储在本地并进行处理，然后发送回最终输出。

特定于内核的SRAM具有两个优势，首先是由于不必将临时数据写回到片外DRAM而获得的存储性能提升。

该架构还具有降低功耗的额外优势，因为非常低电压的SRAM块位于SoC中相应逻辑IP的附近或附近。

2、增加系统内存

如今，嵌入式处理器具有多达4 MB至8 MB的系统内存。该系统内存不专用于任何一个特定的内核，可以在CPU，GPU和加速器等元素之间共享。

与专用SRAM相似，共享更多系统内存的主要好处是更少的DRAM访问。例如，传统的视频编码序列如下所示：

DRAM->视频编码器-> DRAM->附加计算-> DRAM

增加的系统缓存可实现以下目的：

DRAM->视频编码器->系统内存->附加计算-> DRAM

如前所述，区别在于单独的内核不必连续从片外DRAM获取数据，因为大的系统内存消除了对该中间步骤的需要。

3、增加缓存大小

最后，随着更新的处理技术使更大容量的存储器更便宜，缓存大小将不可避免地增加。在异构SoC上找到的用于CPU，GPU，DSP和其他核心体系结构的更大的缓存也会减轻DRAM流量。