RISC-V 设计的基本安全处理器

        2021 年连接的物联网设备数量超过460 亿，预计到2030 年将达到惊人的1250 亿。这将显著改变半导体市场，因为每个物联网设备都需要一个处理器核心来有效处理大量数据和相关交易。为了充分利用这种市场潜力，RISC-V 架构凭借其开放的指令格式和低成本，已成为SoC设计人员替代x86或ARM的新选择。

然而，随着物联网市场的不断扩大，对抗性攻击的破坏性也在不断扩大。连接应用程序的安全性现在是其设计的基本要素。连接的设备必须能够相互验证，确保安全的数据传输，并包括安全存储。虽然RISC-V的安全指南仍在制定中，但为RISC-V用户提供有效的即插即用解决方案以加强SoC及其他方面的安全性至关重要。

需要什么样的设计来保护IoT应用程序？

在大多数情况下，有六个关键的 SoC 安全因素需要考虑……

可信执行环境 (TEE)：隔离需要更高安全级别的代码、数据和内存。

信任根：保护关键的安全参数；包括唯一 ID、证书、密钥和安全存储。

安全启动：阻止未经授权的操作系统和应用程序运行。

静态数据安全性：以加密/混淆形式存储数据，并具有可靠的访问控制以防止泄漏。

传输中的数据安全性：在传输前利用密钥对数据进行加密以防止被拦截。

安全 OTA 更新：确保现场固件或软件更新以加密密文形式出现，并且不允许降级。

仅靠 CPU 无法实现这六个安全因素。芯片的设计需要一个密钥存储单元和一组密码算法来帮助 CPU 执行安全功能，包括身份验证、加密、解密和完整性检查以实现这些功能。此外，安全操作（与非安全操作分离）需要一个隔离的、可信的安全执行环境。还应实施防篡改设计以保护安全环境免受攻击。

考虑到这些风险，经验丰富的设计人员通常会使用带有硬件信任根和防篡改设计的安全协处理器，以支持 CPU 为应用程序和服务执行所有必要的安全功能。

本文由朗锐智科（www.lrist.com）编辑整理，如有侵权请联系本站。